一種帶Cache加速的HyperRAM控制器設計與驗證

打開文本圖片集

摘  要： 針對目前可穿戴設備上對存儲設備性能要求高、體積小、功耗低等問題，在FPGA上實現了一款可拓展的高性能HyperRAM控制器，并引入Cache緩存加速設計，以提高對頻繁訪問數據的命中率和優(yōu)化存儲器訪問模式，實現更高速的數據傳輸和優(yōu)化的系統(tǒng)性能。運用UVM驗證方法學和FPGA進行驗證，結果表明，帶有Cache緩存的HyperRAM控制器相較于普通HyperRAM，在讀寫連續(xù)地址時性能提高61%，并具有較好的可靠性與有效性，可為嵌入式系統(tǒng)提供高效、靈活的存儲器解決方案。（剩余7430字）