降壓式DC-DC電源管理芯片中振蕩器電路的設(shè)計與研究

打開文本圖片集

摘要：文章為一款降壓式DC-DC電源芯片提供一種高性能的振蕩器電路以及斜坡發(fā)生器，并對其工作原理進行了分析。文章采用中芯國際0.18 μm CMOS工藝，在Cadence軟件下，利用specture電路仿真工具，對振蕩器電路進行仿真。經(jīng)過仿真驗證，該電路振蕩頻率在3.3V，27℃的典型環(huán)境下，中心振蕩頻率為672.4 kHz，達(dá)到了預(yù)期指標(biāo)，實現(xiàn)了電路功能。（剩余3901字）