基于SOPC技術(shù)的芯片批量測試板設(shè)計(jì)與實(shí)現(xiàn)

打開文本圖片集

摘  要：為提高SoC芯片測試板效率及穩(wěn)定性，考慮芯片測試需求和設(shè)計(jì)模塊化等因素，采用可編程片上系統(tǒng)和上位機(jī)配置技術(shù)，充分利用FPGA開發(fā)板上的HSTC擴(kuò)展接口，設(shè)計(jì)了一款面向多芯片同步測試的批量測試板，有效解決了芯片批量測試中的難題，實(shí)現(xiàn)效率與性能的雙優(yōu)。主要闡述了該測試板的上位機(jī)控制方法、嵌入式控制系統(tǒng)的功能組成以及片上測試程序的設(shè)計(jì)流程。（剩余6595字）