一種節(jié)省資源的矩陣運(yùn)算單元硬件微架構(gòu)設(shè)計(jì)

打開(kāi)文本圖片集

摘  要： 為了實(shí)現(xiàn)人工智能和高性能計(jì)算在不同應(yīng)用領(lǐng)域下的快速運(yùn)算，需借助人工智能加速器（NPU）或者通用圖形處理器（GPGPU）對(duì)其進(jìn)行加速。由于矩陣運(yùn)算是人工智能和高性能計(jì)算的核心運(yùn)算，文中提出一種節(jié)省資源的矩陣運(yùn)算單元架構(gòu)的實(shí)現(xiàn)方案。通過(guò)對(duì)矩陣運(yùn)算單元中每個(gè)子運(yùn)算單元中的乘法器和加法器數(shù)量進(jìn)行擴(kuò)展，并將輸入數(shù)據(jù)按行列廣播到矩陣運(yùn)算單元上的各個(gè)子運(yùn)算單元可實(shí)現(xiàn)對(duì)矩陣運(yùn)算的加速。（剩余12500字）