計算機體系結(jié)構(gòu)課程實驗教學(xué)探索與實踐

打開文本圖片集

摘  要  在計算機專業(yè)課程中，計算機體系結(jié)構(gòu)課程是硬件類課程的重點和難點，為了學(xué)生更好地學(xué)習(xí)該課程，具有理論聯(lián)系實際和團隊協(xié)作能力，創(chuàng)新性地在課程中設(shè)置使用開源RISC-V指令集設(shè)計并實現(xiàn)無序流水線處理器的實驗。通過指令的無序調(diào)度算法，利用指令級并行性（ILP）、流水線設(shè)計、緩存、預(yù)取和虛擬內(nèi)存實驗幫助學(xué)生掌握SystemVerilog語言，并且能夠使用RISC-V、GCC、自定義鏈接器編譯測試驗證程序和基準(zhǔn)測試。（剩余8102字）