一種基于FPGA的高速并行傳輸系統(tǒng)設計

打開文本圖片集

摘  要：該系統(tǒng)使用FPGA芯片完成了高速并行傳輸系統(tǒng)設計，其由并行數(shù)據(jù)發(fā)送端、并行數(shù)據(jù)信道、并行數(shù)據(jù)接收端和數(shù)據(jù)分析顯示裝置四部分構(gòu)成。并行數(shù)據(jù)發(fā)送端實現(xiàn)海明編碼和數(shù)據(jù)格式轉(zhuǎn)變的功能；并行數(shù)據(jù)信道由7根同軸電纜及相應電路組成；接收端進行故障檢測、數(shù)據(jù)同步提取、抽樣判決和校驗糾錯。在傳輸過程中實時監(jiān)測數(shù)據(jù)狀態(tài)，最后通過RS232串口發(fā)送給PC機用于檢測誤碼率。（剩余6700字）