接地共面波導(dǎo)與芯片級聯(lián)結(jié)構(gòu)設(shè)計與優(yōu)化

打開文本圖片集

摘要：針對傳輸線與芯片級聯(lián)時產(chǎn)生阻抗突變，導(dǎo)致傳輸效率下降的問題，基于接地共面波導(dǎo)與芯片級聯(lián)結(jié)構(gòu)，提出了一種適用于X～Ka波段的匹配帶線解決方法。通過S參數(shù)提取芯片的輸入阻抗，并對射頻電路中的阻抗不連續(xù)點(diǎn)進(jìn)行分析，設(shè)計阻抗匹配電路并建立三維仿真模型。通過有限元仿真分析，討論了匹配電路和鍵合引線中心間距對射頻傳輸性能的影響，對比分析了不同結(jié)構(gòu)及不同匹配電路的傳輸性能差異。（剩余11573字）