基于RISC-V的MSI硬件輔助中斷虛擬化設(shè)計(jì)
打開文本圖片集
關(guān)鍵詞：中斷；MSI；RISC-V; 硬件輔助虛擬化；IOMMU
中圖分類號(hào)：TP332 文獻(xiàn)標(biāo)識(shí)碼：A
文章編號(hào)：1009-3044（2024）28-0095-04
0 引言
RISC-V因其開放性和先進(jìn)性而備受關(guān)注。自主研發(fā)基于RISC-V指令集的CPU已成為一種新趨勢(shì)，為實(shí)現(xiàn)芯片的自主可控提供了新方向。（剩余6193字）