永磁同步電機(jī)單采樣雙更新電流控制方法研究

打開文本圖片集

摘 要：

目前高性能電流環(huán)大多是在FPGA中實(shí)現(xiàn)，但FPGA的硬件成本較高，因此本文研究目的是如何在傳統(tǒng)MCU方案中，以最小代價(jià)提高電流環(huán)帶寬。為了降低數(shù)字系統(tǒng)中存在的電流采樣和計(jì)算等延時(shí)，以永磁同步電機(jī)全數(shù)字控制系統(tǒng)為研究對(duì)象，提出一種單采樣雙更新電流環(huán)設(shè)計(jì)方法。首先，改進(jìn)傳統(tǒng)電流采樣和占空比更新時(shí)序，在一個(gè)載波周期內(nèi)，利用電流采樣值和電流誤差值對(duì)電流進(jìn)行重構(gòu)并進(jìn)行兩次占空比更新。（剩余12688字）