面向通信接收機(jī)的FPGA高效波束賦形架構(gòu)設(shè)計

打開文本圖片集

摘要：文章主要研究通信接收機(jī)的現(xiàn)場可編程門陣列（Field Programmable Gate Array，F(xiàn)PGA）高效波束賦形架構(gòu)簡易軟件模塊設(shè)計。文章通過深入研究FPGA的硬件資源特性和并行處理能力，提出了一種創(chuàng)新的分層式、流水線化的波束賦形架構(gòu)。該架構(gòu)充分利用FPGA的邏輯資源和存儲資源，將復(fù)雜的波束賦形算法進(jìn)行合理分解與優(yōu)化，有效減少了處理延遲和資源消耗。（剩余6554字）