基于FPGA的TS-1000協(xié)議處理器設(shè)計(jì)與實(shí)現(xiàn)

打開文本圖片集

摘要：介紹了一種光纖收發(fā)器芯片中基于現(xiàn)場可編程邏輯門陣列（field programmable gate array，F(xiàn)PGA）的TS-1000 協(xié)議處理器的設(shè)計(jì)與實(shí)現(xiàn)。首先，介紹了TS-1000 協(xié)議的幀結(jié)構(gòu)和工作原理；其次，采用自頂向下的方法對TS-1000 協(xié)議處理器進(jìn)行總體設(shè)計(jì)與模塊劃分，同時(shí)使用Verilog 硬件描述語言完成各模塊的電路設(shè)計(jì)；最后，對相應(yīng)模塊進(jìn)行仿真并且采用NCVerilog 工具和XC3S500E-4PQ208 芯片進(jìn)行FPGA 驗(yàn)證。（剩余5299字）