基于FPGA的DDR控制器自動化測試平臺研究

打開文本圖片集

摘要：基于現(xiàn)場可編程門陣列?（FPGA）的雙倍數(shù)據(jù)速率（DDR）控制器自動化測試平臺，可有效提升DDR控制器的測試效率和質(zhì)量，為工業(yè)互聯(lián)網(wǎng)應用奠定堅實基礎。該平臺采用設備層、平臺層、應用層的三層架構(gòu)設計，設備層負責DDR控制器的底層測試與數(shù)據(jù)采集，平臺層實現(xiàn)云邊協(xié)同的數(shù)據(jù)處理與智能分析，應用層提供可視化的人機交互界面。（剩余6245字）